跳至主要内容
造物矩阵

GitHub Repo

liangkangnan/tinyriscv

提供从零开始编写的简易RISC-V处理器核,三级流水线,支持RV32IM指令集、中断、FreeRTOS和JTAG,适合硬件入门和教学。

risc vverilog

推荐理由

项目代码量少、易于理解,配套详细文档,是学习RISC-V处理器设计和硬件开发的优秀入门参考。

二创切入点

  • 围绕项目能力写工具教程、场景拆解或对比评测。
  • 复制 GitHub 概要后可直接改写成文章、社媒卡片或选题备忘。
  • 生成分享卡片可以用于私域传播、收藏夹或选题库归档。

项目事实

语言
C
协议
apache-2.0
Issues
9
首次收录
2026/07/07